BEST AVAILABLE COPY

(54) SEMICONDUCTOR MEMORY .

(11) 2-241060 (A)

(43) 25.9.1990 (19) JP

(21) Appl. No. 64-63301 (22) 15.3.1989


(71) SHARP CORP (72) MASARU KUKI(1)

(51) Int. Cl3. H01L27/115,G11C16/02,G11C16/04,H01L29/788,H01L29/792

PURPOSE: To reduce the area of a chip and to obtain an EPROM having a short access time by dividing a drain diffusing line connected with the drain region of a floating gate transistor in a row direction at each segment column,

and connecting it to a bit line through a transfer gate transistor.

CONSTITUTION: In a memory cell array, one row is made of a plurality of segment columns, each column has a segment column selection line 20, the drain region of a floating gate transistor of a memory cell contained in the column has a drain diffusing line 12 connected to a row direction, the lines 12 aligned in a column direction are connected to bit lines 16 through transfer gate transistors 14, and the gates of the transistors 14 aligned in the column direction are connected to the lines 20. A word line selector has a segment column selector and a segment word line selector.



a: segment column

⑩日本国特許庁(TP)

⑩ 特許 出願公開

② 公 開 特 許 公 報 (A) 平2-241060

Wint, Cl. '

識別記号

庁内整理番号

③公開 平成2年(1990)9月25日

H 01 L G 11 C 27/115 16/02 16/04 H 01 L 29/788 29/792

> 8624 - 5 F01 L 27/10 Н 7131-5B C 17/00 G 11 7514-5F

434 3 0 7 D

H 01 L 29/78 3 7 1

未請求 請求項の数 1 審査請求 (全8頁)

多発明の名称 半導体記憶装置

> 20特 頁 平1-63301

邻出 頭 平1(1989)3月15日

母発 明 ᇹ 貝 九

内

令発 哥 云 75 霊 =

大阪府大阪市河信野区長池町22番22号 シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

内

①出 百 シャープ株式会社

命代 湿 人 **完理士** 育 山 - - - - 大阪府大阪市阿倍野区長池町22番22号 外1名

問題もなるい

の抗南外のロレモルトの下部に形がした。 明的機力・ン能和明

記以出し本東POM SEPROM 行方向に並んだ上記各トランスファゲートトラ ンジスタのゲートを、上記セグメントコラム選択 税に接続し、

上記グード鉄選択回路は、受け取ったアドレス 入力信号によって上記複数のセグメントコラムの うちから一つのセグメントコラムを選択するよう に、上記セグメントコラム選択数にセグメントコ ラム選択信号を出力するセグメントコラム選択回 など、受け取ったアドレス入力信号によって各セ アメントコラムに含まれている複数のワード線の うちから一つのワード概を選択するように、各セ アメントコラムごとに並行して各セグメントコラ ムに含まれるワード数にワード級選択信号を送出 するセグメントケード報道択回路を窺えたことを

£Ŗ H

1. 発明の名形

半环体配值技术

- 2. 特許請求の範囲
- (1) 浮型ゲート取りランジスタからなる不知 発性メモリセルを行列に配置したメモリセルアン イと、上記メモリセルアレイのワード機およびビッ と概をそれぞれ選択するワード報送択回路および ビット飛選択国路を備えた単棋体記位装置におい

上記メモリセルアレイは、一つの利が複数のセ グメントコラムからなり、

上記名セグメントコラムは、セグメントコラム **3**只只を得えると共に、そのセグメントコラムに 立まれると大型されの発展が大型を加えり込えを のドレイン研集が採用された列表向のドレインに 改ラインを引え、

行方向に並んだ上記各<u>ドレイン</u>造数之インをと ランスファゲートトランジスクを介してビットは 仁度比上

3、発明の詳細な説明

マ産業上の利用分野>

特徴とする単導体記憶数異。

この発明は、特外和照射により消去可能で可気 的に書き込み可能な読み出し専用の半興体記憶装 異(以下、「EPROM」と終す)に謂する。

く従来の技術>

従来、この種のEPROMとしては、メモリセルアレイが第6回または第7回に示すようなものがある。

平 6 図に示すメモリセルアレイは、ド型不純物を拡散して形成した列方向のドレインと数ライン 8 3 およびそれに平行なソース拡散ライン8 4 を構え、この二つの拡散ライン間に浮遊ゲート 8 2 上に行方の浮遊なった。さらに上記浮遊ゲート 8 2 上に行方の浮遊なった。といることによって、一つの浮がない。といるようなメモリセルを行列に配置は小することができるように、一つのドレインに対することができるように、テップ面積を拡大することができるように、テップで変更を拡大することができるように、テップで変更を拡大する。

また、基子図に示すメモリセルアレイは、N型 不能的を拡散して形成した行方向の一対の平行な ソース拡散ライン94および104と、この拡散 ライン間に高状のドレイン拡散領域93とを備え、

る基準時間とピットはでの速度時間の影響が大きく、その中でも選択、続み出し時のピット製基廷 時間は全アクセスタイムの30~40%におよぶ。 EPROMセルのオン低抗R と読み出しを行う EPROMセルからセンスアンプまでのピット製 低抗R の合計をRとし、ピット製の全容量をC とすると、ピット製からのデータの読み出し時間 は核CRに比例する。

取る図に示した従来のEPROMは、メモリセルサイズが小さいが、ビット図としてメモリセルの列方向の全及に軽差しく長いドレイン位散ライン83を構えているため、ビットライン容量Cとビット最低抗R*が大きくなって、アクセスタイムが実用上支限を生ずる間に採くなるという欠点がある。

一方、第7回に示したEPROMは、ドレイン 広覧頻成93が鳥状に芸立しているため、監数な 気が小さくなって、アクセスタイムが短いが、第 5回に示したメモリセルに比して、メモリセルの 精達が複雑なので、デザインルールの観点からセ このドレイン拡散領域93と上記ソース拡散ライン94、104との間にそれぞれ早速ゲート92、102と、さらにその上にそれぞれワード線95、105とを設け、上記ドレイン拡散領域93をコンタクト町96においてビット線97に接続し、上記ソース拡散ライン94、104をコンタクト

ボタ9、100において列方向のソース線98に接続することによって、列方向に一対のメモリセルを行列に配置して構成したものである。なお、デップ面積を移小することができるように、上記一対のメモリセルのソース拡散ラインは、列方向に開接するメモリセルに採用される。

<発明が解決しようとする課題>

ところで、一般にEPROMのアクセスタイムは、入力パッファのの選延時間、アドレスデコーダー部の選延時間、ワード線における選延時間、ピット線での選延時間、センスアンプ部での選延時間、出力パッファ気での選延時間の合計によって決められる。この中でも、特にワード線におけ

ルサイズが大きくなって、チップ面貌が大きくなってしまうという欠点がある。

そこで、この発明の目的は、チップ面積が小さく、かつアクセスタイムが短いEPROMを提供することにある。

<課題を解決するための手段>

上記目的を逸成するために、この舞明は、厚遊ゲート形トランジスタからなる不神発性メモリセルアレイと、上記メモリセルアレイと、上記メモリセルアレイのワード競およびピット線を保えた単本体記憶装置において、上記メモリセルアレイは、一つの列が複数のセグメントコラムがらなり、上記各種えると共に、モのサインのメントコラムに含まれるメモリセルの経過にない。モグメントコラムに含まれるメモリセルの存在したがメントランジスタのドレイン価値が提続された列方向のドレイン位置ラインを行え、行方向に投稿してピット線に接続し、行方向に

並んだ上記をトランスファゲートトランジスタの ゲートを、上記セグメントコラム選択線に接続し、 上記ワード報選択回路は、受け取ったアラムの 方信号によって上記複数のセグメントコラムと ラから一つのセグメントコラムを選びメンタ 上記セグメントコラムを選びメンタ 上記せグメントコラムを選びメンタ 上記せグメントコラムにセグメンタ 上記せグメントコラムでは、ショウン 上記せのサインス人方信号によって各セグメントコラムにから トコラムにからいる復数のワード報を選択するように、 トコラムごとに並行して各セグメントコラムにから まれるワード報選択回路を得えたことを特徴と でメントワード報選択回路を得えたことを特徴と している。

<作用>

セグメントコラム選択回路は、アドレス人力信号を受け取って、そのアドレス入力信号によって 目的のメモリセルが含まれているセグメントコラムを選択し、そのセグメントコラムのセグメント コラム選択様にセグメントコラム選択信号を出力

位放を駅となるため、メモリセルアレイの列方向 の全長に時等しい長さのドレイン位数ラインの単 合に比して、アクセスタイムが短かくなる。

また、メモリセルのドレイン領域が接続された 列方向のドレインは数ラインを何えているため、 島状には立した従来のドレイン領域の場合に出し てメモリセルの構造が単純になって、セルケイズ を小さくすることが可能になる。

なお、この目で3.0月にデータを貫き込む場合、 焼み出しの場合と同語の手順によって、言的のメ モリセルを制度するフード概を選択し、このワー ド級にプログラム可能可圧を印度すると共に、 含 を込むべきデータをビット群に印施して行なう。

<異題例>

以下、この食明の8889Mを図示の実施例に より詳細に説明する。

このおPROMは、京(窓に示すように、記述 容量2.5.6 K(5) 2 行、3 (2列)のメモリセル アレイトと、上記メモリセルアレイ(のワード報 を選択するワード報道択回路 2 と、上記メモリセ

する。すると、上記セグメントコラム選択級に接 続されている各トランスファゲートトランジスタ が上記セグメントコラム選択信号によってオンし て、行方向に並んだ各ドレイン拡散ラインが各々 ビット段に導通することになる。また、同時にセ グメントワード県選択回路が、各セグメントコラ ムに含まれている複数のワード線のうちから一つ のワード線を選択するように、各セグメントコラ ムに同時に並行して、各セグメントコラムに含ま れているクード級にワード級選択信号を送出する。 その結果、上記セグメントコラム選択回路によっ て選択されたセグメントコラムの一つのワード観 によって制御される行方向に並んだメモリセルの データが各ピット線に出力されることになる。モ して、ビット鉄道択回路が、目的のメモリセルの データが出力されたビット線を選択して、そのデ ータを読み取れるようにする。

このようにほる出しを行なう場合、このEPR のMのアクセスタイムにむ与するのは、セグメン トコラムことに分割されたドレイン拡散ラインの データが気でもセングトトICS ETBITZで数は二分割し、 容にも可えず。

ルプレイトのピット概を選択するピット線選択回路を構えている。

上記メモリセルアレイ!は、第2回に示すよう に、一利が互いに独立した3個のセグメントコラ ム((i=0.1.….で)に分割されている。上記各 マグメントコラムトは、浮遊ゲートしてaおよび 初年ゲート!15を育する浮造ゲート形トランジ スタのドレイン領域が 6 4 億分接続された列方向 コドンイン拡放ライン 1 2 と、上記トランジスタ - ウソース領域が64個分換機された列方向のソー ス広放ライン13とを備えている。上記ドレイン 革散ライン(2とソース拡散ライン13は、それ マルトランスファゲートトランジスター4.15 を介してコンダクト邸18、1.3においてビット 13.1 6 上次思想地数1.7 とに接続されている。上、 記とランスファゲートトランジスター4.15の ピートは、ポリシシリコンからなる行方向のセグ ・ントコラム選択群20と一体に形成されている。 また、ワード報21はポリシリコンからなり、上 記刻数ゲートしてbと一体に形成されている。こ

のように、1列を、54智のメモリセルからなる セグメントコラム8間により構成し、このセグメ ントコラムを行方向に512列並べている。なお、 一つのセグメントコラムのドレインは数ラインお よびピット級は、その右に保接するセグメントコ ラムの64個のメモリセルのソースは数ラインお よび仮想接地数として兼用される。したがって、 このセグメントコラムiの等価回路は、第3図に 示すような回路になる。

ワード報選択回路 2 は、第4回に示すように、 セグメントコラム選択回路 3 とセグメントワード 環選択回路 4 とからなっている。上記セグメント コラム選択回路 3 は、第1回に示すアドレスバッ ファ50から入力信号 A 1 3 . A 1 4 . A 1 5 を受け取ってデコードして、信号 B 0 . B 1 . B 2 . B 3 . B 4 . B 5 . B 6 . B 7 を発生する回路である。 上記信号 B i(i = 1 . 2 7)は、メモリセルア レイの各セグメントコラムのセグメントコラム選択線にそれぞれ送出される。

また、上記セグメントワード株選択回路4は、

上記信号YD~Y7を受け取るYセレクタ62と、 入力信号A3,A4,A5を受け取ってデコードし てBS0.BS1,….BS7の各信号を発生する BSプリデコーグ61と、上記信号BSO~BS 7を受け取るBSセレクタ63からなっている。 上記Yセレクタ62およじBSセレクタ63は、 第5型に示すトランスファゲートトランジスタの 6.4組分からなっている。そして、前5回に示し た虹の k= 0 .…. 7 に対応する 8 組分が第 1 図に 示す一つのデータ精子D2に接続される。このE PROMは、データ端子Dlを3四分(l=0.1. …. 7に対応する)得えている。上記7セレクタ6 2 およびBSセレクタ 6 3 は、受け取った上記Y 0~Y7、BS0~BS7ので信号によって、メ モリセルアレイ1の512本のピット根から、上 紀データ塔子D2の但数に対応するS本のピット 哉を選択する。このとき選択されたビット戦の左 に無接するビット点は接地され、メモリセルのツ ース広放ラインが接地されるようになっている(仮 想接地方式)。

上記アドレスパッファ50から入力信号A6.A7を受け取ってデコードして信号u0.u1.u2.u3を発生するUデコーグ6と、入力信号A8.A9を受け取ってデコードして信号v0.v1.v2.v3を発生するVデコーダ7と、入力信号A10.A11.A12を受け取ってデコードして信号v0.v1.v2.v3..v4.v5.v6.v7を発生するWデコーグ8と、上記Uデコーグ6.Vデコーグ7.Wデコーグ8からそれぞれ信号u0~u3.v0~v3.v0~v3.v0~v7を受け取ってデコードして、ワード譲退択信号Wし0.Wし1....WL61.WL62.Wし63を発生するRデコーグ5とからなっている。上記ワード譲退択信号Wしj(j=0.1.....63)は、各セグメントコラムに同時に並行して、セグメント内の6く本のワード既にそれぞれ送出される。

上記ピット報道択回路 9 は、第1 図に示すように、アドレスパッファ 5 0 から入力信号 A 0 . A 1 . A 2 を受け取ってデコードして Y 0 . Y 1 Y 7 の各信号を発生する Y ブリデコーグ 6 0 と、

このEPROMは、記憶しているデータを読み出す場合、次のようにして動作する。

アドレス入力烤子A。.A., …A.,にそれぞれア ドレス入力信号が印加されると、アドレスパッファ - 5 0 を疎して、上記入力信号 A い~ A いが、セグ メントコラム選択国路3に印加される。上記セグ メントコラム選択回路3は、上記入力信号An~ Aいをデコードして目的のメモリセル、例えば非 2回に示したメモリセルトトが含まれているセグ メントコラムトを選択し、そのセグメントコラム iのセグメントコラム選択訊20にセグメントコ ラム選択信号Biを送出する。そして、上記セグメ ントコラムに門で、上記セグメントコラム選択税 Biに接続されている各トランスファゲートトラ ンジスタ18.19がオンして、年2回に示したど レイン拡散ライン12とソース拡散ライン13が それぞれビット税16、1.7に導通することにな る(なお、行方向に並んだ図示しない他のドレイン 並放ラインも同時に各ピット株に再通する)。ま た、同時に、セグメントワード鉄道状回路4は、上

紀アドレスパック プラリから入力信号A.~A.i. を受け取ってデコードして、各セグメントコラム に含まれている64本のワード器のうちから一つ のワード線を選択するように、各セグメントコラ ムに同時に並行して各セグメントコラムに含まれ ている64本のワード線にワード線通訊信号Wし j(j=0.1.2.….63)を送出する。その結果、 例えば上記セグメントコラム選択回路3によって 選択されたセグメントコラム! の一つのワード線 21によって製御されるメモリセルのデータがビュ 「卜哉15に出力されることになる。そして、上記 ビット鉄道択回許9は、上記アドレスパッファ 5 Oから入力信号AO~A3を受け取ってデコード して、目的のメモリセルトトのデータが出力され た上記ピット級16を選択して、センスアンプ・ 出力パッファでのを通してデータ場子D&(&= 0. 1.….7)のいずれかに出力する。なお、仮想接 地様17を同時に接地している。 —

このように、読み出しを行なう場合、このEP ROMのアクセスタイムに寄与するのは、第3回

C M信号によって視点切り替え回路 7 3 が動作して、データ入力回路 7 1 . ワード機道択回路 2 . ビット報道択回路 9 の電源として 1 2 V が印加される(焼み出し時は 5 V である)。同時に、P C M 信号によって、データ入力回路 7 1 によってデータ 競子に印定された人力データが 1 2 V 信号に変換されビット級に印加される。また、選択されたワードはには、1 2 V が印刷される。ここで、ビット競およびフード級の選択の仕方は、焼み出し時と同じであるので透明を省積する。

上記データ属子D&に「LOW」信号が印加されている場合、上記ピット部には12Vが可加される。 選択されたメモリセルのゲートおよびドレインに高圧が印加され言き込みが行なられる。 哲意込まれたメモリセルのスレッシュホールド高圧は5 V以上に上昇し、高時オフ状態になり、読み出し時にはデータ精子D&に「LOW」信号を出力する状態になる。

一方、上記データ構予りさに「H | 9 H を見かり 印加されている場合、上記ピット数には O V が印し 中に示すように各セグメントコラムに分割されたドレイン拡散ライン12の拡散容量で、となる。したがって、第6回に示したようにメモリセルアレイの列方向の全長に特等しい。長さの従来のの時に出て、拡散症状を対するとができる。また、メモリセルのドレインを領域が列方向に接続されたドレイン拡放ラインでは、第7回に接続されたが可に接続された。最近に示したようによって、はが列方向に接続されたがしたようによって、でいる従来のドレインに領域になって、セルサイズを小さくすることが可能になる。

なお、このEPROMは、メモリセルにデータを書き込む場合、データ結子D2(2 = 0.1.….7)に入力データを印加しておき、このEPROMを書き込みモードにすることによって行なわれる。このEPROM内部では書き込みモードになると第1図に示す書き込み割毎回路72によってPGM(プログラムモード)活导が出力される。このP

加される。選択されたメモリセルのゲートには12Vが印加されるがピット数はOVに果たれるため書き込みは行なわれない。書き込みが行なわれなかったメモリセルのスレッシュホールド電圧は1V以下に保たれ、言時オン状態になり、読み出し時にはデータ場子DEに「HIGH」信号を出力する状態になる。

<発明の効果>

以上より明らかなように、この無明のEPRO Mは、メモリセルの存在ゲート形トランジスタの ドレイン領域が列方向に接続されたドレイン位数 ラインを得えると共に、上記ドレイン位数ライン をセグメントコラムごとに分割し、分割したドレ イン位数ラインをトランスファゲートトランス タを介してピット型に接続するようにしているの で、アクセスタイムを短く、かつテップ面積を小 さくすることができる。

4. 四面の簡単な説明

第1回はこの負額のEPROMの一実達例を示すプロック図、第2回は上記EPROMのメモリ

セルアレイの構造を示す区、第3図は上記メモリセルアレイの等価回路を示す回路図、第4図は上記EPROMのワード構選択国路の構成を示すブロック図、第5図は上記EPROMのビット報選択回路の一部をなすYセレクタおよびBSセレクタの等価回路を示す回路図、第6図および第7図は従来のEPROMのメモリセルアレイの構造を示す図である。

1…メモリセルアレイ、2…ワード級選択回路、

3…セグメントコラム選択回路、

4…セグメントワード無選択回路、

5…Rデコーダ、5…Uデコーダ、

7 ··· V デコーダ、8 ··· W デコーダ、

9…ビット線選択回路、11…メモリセル、

1 1 a… 序選ゲート、 1 1 b… 制御ゲート、

12…ドレイン拡散ライン、

13…ソース拡散ライン、

14.15…トランスファゲートトランジスタ、

16…ビット線、17…仮想接地線、

18.19…コンタクト包、

20…セグメントコラム選択点、Ci…拡散容量、

50…アドレスパッファ、60…Yプリデコーダ、

6 1 ··· B S ブリデコーダ、 6 2 ··· Y セレクタ、

63…BSセレクタ、

70…センスアンブ・出力パッファ、

71…データ人力回路、72…書き込み制御回路、


73…電源切り替え回路、


A .. A .. ··· A .. ··· アドレス入力培子、


D。, D , , … , D , … データ端子。


特 許 出 顔 入 シャープ株式会社


代 理 人 弁理士 青山 藻 ほか1名











This Page is inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

Ш	BLACK BORDERS
	IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
	FADED TEXT OR DRAWING
×	BLURED OR ILLEGIBLE TEXT OR DRAWING
	SKEWED/SLANTED IMAGES
	COLORED OR BLACK AND WHITE PHOTOGRAPHS
	GRAY SCALE DOCUMENTS
	LINES OR MARKS ON ORIGINAL DOCUMENT
	REPERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
	OTHER:

IMAGES ARE BEST AVAILABLE COPY.
As rescanning documents will not correct images problems checked, please do not report the problems to the IFW Image Problem Mailbox